高速电路板设计技术

导读:在高速数字电路中,赛微电子网图8去耦电容的位置与滤波性能的关系电容放置原则:阻抗最小(总路径最短)。我们采取的一切措施的是使得当从负载向电源“看”过去的时候,使戴维南模型的阻抗---线路阻抗与电源内阻之和最小。去耦电容的阻抗并联作用大大降低了戴维南模型的阻抗。计图9-a/b通过VCC和GNG的信号回路内容版权归作者所有6赛微电子网图9-c信号交流等效回路图10具有完整(交流)

高速电路板设计技术

赛微电子网

图8 去耦电容的位置与滤波性能的关系

电容放置原则:阻抗最小(总路径最短)。

我们采取的一切措施的是使得当从负载向电源“看”过去的时候,使戴维南模型的阻抗---线路阻抗与电源内阻之和最小。去耦电容的阻抗并联作用大大降低了戴维南模型的阻抗。

图9-a/b 通过VCC和GNG的信号回路

内容版权归作者所有

6

赛微电子网

图9-c 信号交流等效回路

图10 具有完整(交流)地平面信号回路选择

内容版权归作者所有 7 赛微电子网

图11 (交流)地平面开口导致最佳回路的破坏

图12 管脚、过孔导致的最佳回路的破坏

计 内容版权归作者所有 8

赛微电子网

第一课

内容版权归作者所有

9

赛微电子网

加附铜

***关于地弹(ground bounce)

在高速数字电路中,器件封装的引脚电感在器件的输出状态发生改变时的充放电(电流

内容版权归作者所有

10

五星文库wxphp.com包含总结汇报、文档下载、人文社科、资格考试、经管营销、word文档、外语学习、党团工作、教学研究以及高速电路板设计技术等内容。

本文共9页12345>>9